澳门新葡亰app下载 > 澳门新葡亰平台游戏app >

新版)04第四章主存储器ppt

时间:2019-11-18 16:59:46 阅读:56

  登录成功,如需使用密码登录,请先进入【个人中心】-【账号管理】-【设置密码】完成设置

  简介:本文档为《(新版)04第四章主存储器ppt》,可适用于活动策划领域

  *若权利人发现爱问平台上用户上传内容侵犯了其作品的信息网络传播权等合法权益时,请按照平台侵权处理要求书面通知爱问!

  关于(新版)04第四章主存储器.ppt文档,爱问共享资料拥有内容丰富的相关文档,站内每天千位行业名人共享最新资料。

  第四章主存储器存储器和存储系统存储器的类型和特点存储器的主要技术指标主存储器的基本操作半导体存储器半导体只读存储器(非易失性)DRAM的研制与发展主存储器的组成与控制多体交叉存储器微机中的内存管理存储器和存储系统存储器:存放计算机程序和数据的设备存储系统:包括存储器以及管理存储器的软硬件和相应的设备存储系统的层次结构根据各种存储器的存储容量、存取速度和价格比的不同将它们按照一定的体系结构组织起来使所放的程序和数据按照一定的层次分布在各种存储器中。按照存储器在计算机系统中作用的不同可将它们划分为主存储器(内存)、辅助存储器(外存)和高速缓冲存储器等。CPUCACHE主存(内存)辅存(外存)高小快存储器三个主要特性的关系存储器的层次结构、主存和高速缓存之间的关系Cache引入:为解决cpu和主存之间的速度差距,提高整机的运算速度,在cpu和主存之间插入的由高速电子器件组成的容量不大,但速度很高的存储器作为缓冲区。Cache特点存取速度最快容量小存储控制和管理由硬件实现。Cache工作原理程序访问的局部性在较短时间内由程序产生的地址往往集中在存储器逻辑地址空间的很小范围内。(指令分布的连续性和循环程序及子程序的多次执行)这种对局部的存储器地址频繁访问而对此范围以外的地址范围甚少的现象就成为程序访问的局部性。数据分布不如指令明显但对数组的访问及工作单元的选择可使存储地址相对集中。、主存与辅存之间的关系主存:(半导体材料组成)优:速度较快缺:容量居中,单位成本高,价格居中。辅存:(光盘,磁盘)优:容量大,信息长久保存,单位成本低缺:存取速度慢CPU正在运行的程序和数据存放在主存暂时不用的程序和数据存放在辅存辅存只与主存进行数据交换缓存主存层次和主存辅存层次虚拟存储器虚地址逻辑地址实地址物理地址主存储器(速度)(容量)存储器的类型和特点按存储介质分半导体存储器、磁表面存储器、光存储器按读写性质分随机读写存储器(RAM)静态随机存储器(SRAM)动态随机存储器(DRAM)由于它们存储的内容断电则消失故称为易失性存储器只读存储器(ROM)掩膜型ROMEPROMEEPROM(包括FlachEPROM)由于其内容断电也不消失故称为非易失性存储器按在计算机中的层次作用分主存储器、辅助存储器、高速缓冲存储器存储器的主要技术指标存储容量:存放信息的总数容量S=存储字数W*存储字长度L。通常以字节Byte)为单位B、KB、MB、GB、TB存取时间TA:是存储器从接到寻找存储单元的地址码开始,到读出或存入数据为止所需的时间。存储周期TM:CPU连续两次访问存储器所需要的最短时间间隔。存储周期略大于存取时间,即TMTA。存储器的价格:通常以每位价格P来衡量。存贮器带(频)宽BM:是单位时间内存储器所存取的信息量通常以位秒或字节秒做度量单位BM=LTM。其他:可靠性、存储密度、信息存储的长期性、功耗(分操作功耗和维持功耗)、物理尺寸(集成度)等。主存储器的基本操作主存储器用来暂时存储CPU正在使用的指令和数据,它和CPU的关系最为密切。CPU通过使用AR(地址寄存器)和DR(数码寄存器)和总线与主存进行数据传送。为了从存储器中取一个信息字CPU必须指定存储器字地址并进行“读’操作。CPU需要把信息率的地址送到AR经地址总线送往主存储器、同时CPU应用控制线(read)发一个读”请求、此后CPU等待从主存储器发来的回答信号通知CPU‘读”操作完成、主存储器通过ready线做出回答若。rady信号为“’说明存储字的内容已经读出并放在数据总线上送人DR,这时“取”数操作完成。为了“存”一个字到主存CPU先将信息率在主存中的地址经AR送地址总线并将信息字送DR、同时发出‘写’命令。此后CPU等待写操作完成信号。主存储器从数据总线接收到信息字并按地址总线指定的地址存储然后经ready控制线发回存储器操作完成信号,这时‘存’数操作完成。“读”过程演示“写”过程演示CPUARDR主存储器地址总线数据总线控制总线Ready读写线KN图主存储器与CPU的联系半导体存储器常用半导体存储器RAM和ROMRAM组成结构器件分双极型和MOS型双极型:速度快,集成度低,功耗大,成本高MOS型:速度低集成度高,功耗低,工艺简单分类:SRAMDRAM(EDORAM,SDRAM等)ROM:掩膜ROM,PROM,EPROM,EEPROMFlachEPROM也属于EEPROM的一种。存储器的基本结构及各部分的功能、半导体存储器的基本组成存储矩阵地址译码器三态双向缓冲器存储控制逻辑AAAFDDDWRWCECE、存储矩阵字结构:同一芯片存放一个字的多位如位。优点是:选中某个单元,其包含的各位信息可从同一芯片读出,缺点是芯片外引线较多,成本高适合容量小的静态RAM位结构:同一芯片存放多个字的同一位优点是芯片的外引线少,缺点是需要多个芯片组和工作适合动态RAM和大容量静态RAM一个基本单元电路只能存放一位二进制信息,为保存大量信息,存储器中需要将许多基本单元电路按一定的顺序排列成阵列形式,这样的这列称为存储矩阵排列方式:字结构和位结构、地址译码器功能:接收系统总线传来的地址信号,产生地址译码信号后,选中存储矩阵中的某个或几个基本存储单元从结构类型上分类:单译码,双译码单译码方式适合小容量的存储器例如:地址线根对应个状态需要根译码线双译码方式适合大容量存储器(也称为矩阵译码器)分X、Y两个方向的译码例如:地址线根X、Y方向各根*=个状态根译码线单译码存储结构(*位),,X地址译码器AAXX三态双向缓冲存储器DDRWCE位地址单译码示例:位地址码产生条译码线(“”有效)AAFFFF位位位位X地址译码器AA双译码存储结构(行地址列地址)(位*片位扩展)XXY地址译码器AAYYIODB位、存储器控制电路功能:通过存储器控制信号的引线端,接收来自CPU或外部电路的控制信号,经过组合变换后,对存储矩阵,地址译码器和三态双向缓冲器DR进行控制基本引脚CS,RW半导体随机存储器静态随机存储器SRAM动态随机存储器DRAM、静态RAM的工作原理选择线IOIOVccQQQQQQ()静态RAM基本电路A´触发器非端A触发器原端T~T①静态RAM基本电路的读操作演示②静态RAM基本电路的写操作演示静态RAM芯片举例①Intel外特性存储容量K×位逻辑结构演示②IntelRAM矩阵(×)读②IntelRAM矩阵(×)读②IntelRAM矩阵(×)读②IntelRAM矩阵(×)读②IntelRAM矩阵(×)读②IntelRAM矩阵(×)读②IntelRAM矩阵(×)读②IntelRAM矩阵(×)读②IntelRAM矩阵(×)读③IntelRAM矩阵(×)写③IntelRAM矩阵(×)写③IntelRAM矩阵(×)写③IntelRAM矩阵(×)写③IntelRAM矩阵(×)写③IntelRAM矩阵(×)写③IntelRAM矩阵(×)写③IntelRAM矩阵(×)写③IntelRAM矩阵(×)写、单管动态RAM工作原理刷新放大器行选择信号列选择信号数据输入输出线QC在一些实际的DRAM存储芯片中如K*b的动态存储器为了减少封装引脚数地址码分两批(每批位)送入存储器。先送行地址后送列地址。行地址由行地址选通信号RAS送入行地址锁存器再通过行地址译码器输出:线。列地址由列地址选通信号CAS送入列地址锁存器再通过列地址译码器进行译码输出:线。详见书中图。在读出时读出放大器又使相应的存储单元的存储信息自动恢复(重写)所以读出放大器还用作再生放大器。()动态RAM基本单元电路动态RAM(DRAM)读出与原存信息相反读出时数据线有电流为“”写入与输入信息相同写入时CS充电为“”放电为“”T无电流有电流单管动态MOS存储元“读”过程演示单管动态MOS存储元“写”过程演示()动态RAM芯片举例①三管动态RAM芯片(Intel)读读写控制电路②三管动态RAM芯片(Intel)写②三管动态RAM芯片(Intel)写②三管动态RAM芯片(Intel)写②三管动态RAM芯片(Intel)写②三管动态RAM芯片(Intel)写②三管动态RAM芯片(Intel)写②三管动态RAM芯片(Intel)写读写控制电路②三管动态RAM芯片(Intel)写读写控制电路②三管动态RAM芯片(Intel)写读写控制电路③单管动态RAM(K×位)外特性④(K×位)芯片读原理⑤(K×位)芯片写原理、SRAM存储器的读周期读取时间:是指从地址有效到数据稳定到外部数据总线上的时间。读取周期tRC=读取时间tA恢复时间。tco片选稳定时间tcx输出延迟时间。静态RAM读时序twc写周期=地址建立taw写脉冲宽度tw写操作恢复。tDw数据有效时间。DRAM的写周期是先送行数据信号再送地址型号和行选通信号后送列选通信号。存储器的写周期静态RAM()写时序半导体只读存储器(非易失性)、基本结构,特点及类型、一次性可编程存储器PROM、紫外线擦除可编程序的只读存储器(EPROM)为了能多次修改ROM中的内容产生了EPROM。其基本存储单元由一个管子组成但与其他电路相比管于内多增加了一个浮置栅。如编程序(写入)时控制栅接V编程序电压Vpp源极接地漏极上加V电压。漏源极间的电场作用使电子穿越沟道在控制栅的高压吸引下这些自由电子越过氧化层进入浮置栅。当栅极获得足够多的自由电子后漏源极间便形成导电沟道(接通状态)信息存储在周围都被氧化层绝缘的浮置栅上即使掉电信息仍保存。当EPROM中的内容需要改写时先将其全部内容擦除然后再编程。擦除是靠紫外线使浮置栅上电荷泄漏而实现的。EPROM芯片封装上方有一个石英玻璃窗口将器件从电路上取下用紫外线照射这个窗口可实现整体擦除。EPROM的编程次数基本不受限制但EPROM采用MOS管故速度较慢(型号为***)。EPROM(多次性编程)N型沟道浮动栅MOS电路紫外线全部擦洗EPROM工作过程演示EPROM结构演示、可电擦可编程序只读存储器(EEPROM)EEPROM的编程序原理与EPROM相同但擦除原理完全不同重复改写的次数有限制(因氧化层被磨损)一般为万次。其读写操作可按每个位或每个字节进行类似于SRAM。但每字节的写入周期比读操作的时间要长每字节需要几百微秒~几毫秒故比SRAM长得多。EEPROM其栅极氧化层比EPROM薄因此具有电擦除功能(型号***)。、快闪存储器(FlashMemory)FlashMemory是在EPROM与EEPROM基础上发展起来的它与EPROM一样用单管来存储一位信息它与EEPROM相同之处是用电来擦除。它每次进行擦除时要擦除整个区或整个器件不提供字节级的擦除。它可以在一至几秒钟内将整个存储器的内容擦除速度比EPROM快的多。快擦除读写存储器于年推出年商品化。它兼有ROM和RAM两者的性能又有DRAM一样的高密度。目前价格已低于DRAM芯片容量已接近于DRAM是唯一具有大存储量、非易失性、低价格、可在线改写和高速度(读)等特性的存储器、它是近年来发展很快很有前途的存储器(型号***)DRAM的研制与发展近年来开展了基于DRAM结构的研究与发展工作现简单介绍目前使用的类型于下:EDODRAM扩充数据输出(extendeddataout简称EDO)它在完成当前内存周期前即可开始下一内存周期的操作,因此能提高数据带宽或传输率。同步DRAM(SDRAM)具有新结构和新接口的SDRAM已被广泛应用于计算机系统中它的读写周期(n~ns)比EDODRAM(ns~ns)快取代了EDODRAM典型的DRAM是异步工作的处理器送地址和控制信号到存储器后等待存储器进行内部操作(选择行线和列线读出信号放大并送输出缓冲器等)因而影响了系统性能。而SDRAM与处理器之间的数据传送是同步的在系统时钟控制下处理器送地址和控制命令到SDRAM后在经过一定数量(其值是已知的)的时钟周期后SDRAM完成读或写的内部操作、在此期间处理器可以去进行其他工作而不必等待之。SDRAM采用成组传送方式(即一次传送一组数据)对顺序传送大量数据(如字处理和多媒体等)特别有效RambusDRAM(RDRAM)该芯片采取垂直封装所有引出脚都从一边引出使得存储器的装配非常紧凑。它与CPU之间传送数据是通过专用的RDRAM总线进行的而且不用通常的RAS,CAS,WE和CE信号。该芯片采取异步成组数据传输协议在开始传送时需要较大存取时间(例如ns)以后可达到Mb/S的传输率、能达到这样的高速度是因为精确地规定了总线的阻抗、时钟和信号。RDRAM从高速总线上得到访存请求包括地址、操作类型和传送的字节数。Rambus得到Intel公司的支持其高档的Pentiu处理器采用了RambusDRAM结构。集成随机存储器(IRAM)将整个DRAM系统集成在一个芯片内包括存储单元阵列、刷新逻辑、裁决逻辑、地址分时、控制逻辑及时序等、片内还附加有测试电路。ASICRAM根据用户需求而设计的专用存储器芯片它以RAM为中心并结合其他逻辑功能电路。例如视频存储器(videomemory)是显示专用存储器它接收外界送来的图像信息然后向显示系统提供高速串行信息。DRAM控制器逻辑演示主存储器的组成与控制主存储器:计算机中存放当前正在执行的程序和其使用数据的存储器存储器的地址Ai:对存储单元进行顺序编号地址空间S:地址长度所限定能访问的存储单元数目存储器容量的扩展访存地址的译码方式存储控制主存储器的基本组成与结构MAR地址译码器存储体读写电路MDRK位地址总线N位数据总线控制电路控制信号主存储器的基本结构主存的基本组成用intel芯片构成K*位存储器组织与cpu连接演示存储器容量的扩展、位扩展IOIOMIOIO数据线条D。。D地址线条AACSRW··图用片K×位存储芯片组成K×位的存储器位方向字方向存储器扩展方法位扩展字扩展字位扩展位扩展法演示、字扩展CSMRWD~DCSMRWD~DRWAAAA~AA~A图DB()简单译码器(门电路组成)字扩展(增加存储字的数量)用片K×位存储芯片组成K×位的存储器()采用专用译码器扩展常用的采用专用译码器有:线译码器、:线译码器和:线译码器等。使用是比较方便。例如:主存储器容量为K*位,而选用的存储器芯片容量为K*位那么主存储器由个芯片组成。片外高位地址AA采用:译码器进行选择K芯片内的低位地址直接连到地址总线的A~A上电路如图所示。各片地址范围如表:CH~FFFFHH~BFFFHH~FFFHH~FFFH地址范围片内地址AAAAAAAAAAAAAA选片地址AA芯片号:译码器BYYAYYAAAA***AWED~D图字扩展二进制译码器用与非门组成的-译码器逻辑函数表达式字扩展法演示、字位全扩展如果一个存储容量为M字N位所用芯片规格为L字K位那么这个存储器共用MLNK个芯片例如:要组成M位的存储器系统目前有芯片规格为M位,需用M*=片如图所示。图中每行片构成一个字节是位扩展列构成M为字扩展。若有芯片规格为M位则需用片若有芯片规格为M位则需用片CSIOA~ARW片AS=M*位D译码器ARW图D各排芯片的地址范围(从下到上排列)如下:AAAAAAH~FFFFFHH~FFFFFHH~BFFFFFHCH~FFFFFFH字、位扩展用片K×位存储芯片组成K×位的存储器存储器连接方式演示位扩展法字扩展法字位扩展法字位扩展法访存地址的译码方式关于选片地址的译码有全译码和部分译码之分。全译码方式指选片地址全部参加译码有两种情况需采用全译码)实际使用的存储空间与CPU可访问的最大存储空间相同。如图所示根地址总线A~A全部参加译码。芯片内使用地址为A~A共根位片选信号经:译码其产生个芯片选择信号。)实际使用的存储空间小与CPU可访问的最大存储空间而对实际空间的地址范围有严格的要求。存储芯片片选线的作用用K×位的存储芯片组成K×位的存储器片当地址为时此片的片选有效用intel芯片构成K*位存储器组织连接演示图全译码方式例如CPU地址线有根可访存的最大存储空间为KB,而系统中实际使用的存储空间只有KB,且选用存储芯片容量为KB共需片并要求其地址范围必须在H~FFFH范围内其译码方式如图所示。从图中可以看出各译码输出的地址范围分别是:AAAAAA~AA地址范围Y~H~~FFFHY~H~~FFFHY~H~~FFFHY~H~~FFFHY~H~~FFFHY~H~~FFFHY~H~~FFFHY~H~~FFFH从表中可以看出按这种译码方式当前使用的存储空间其地址范围被严格定义在H~FFFH这KB范围内其系统最大可扩充到KB的存储空间。以上情况均属于全译码方式他们共同的特点示所使用的芯片的地址范围是唯一的。部分译码方式当实际使用的存储空间比CPU可访问的最大存储空间小而且对其他地址范围没有严格要求的情况下可采用部分译码方式。例如图中A是悬空的这样CPU的最大可寻址的空间为KB,而原来被指定的H~FFFH地址空间就不再是唯一的地址了。即Y的地址范围变为H~FFFH,CH~CFFFH,Y的地址范围变为H~FFFH,DH~DFFFH。由于采用部分译码方式各芯片的地址都出现了重叠区。图部分译码方式VGND存储控制在存储器中往往需要增设附加电路、这些附加电路包括地址多路转换线路、地址选通、刷新逻辑以及读写控制逻辑等。在早期DRAM存储器芯片中为了减少芯片地址线引出端数目.将地址码分两次送到存储器芯片因此芯片地址线引出端减少到地址码的一半。刷新逻辑是为动态MOS随机存储器的刷新准备的、通过定时刷新、保证动态MOS存储器的信息不致丢失。动态MOS存储器采用“读出”方式进行刷新、因为在读出过程中恢复了存储单元的MOS栅极电容电荷并保持原单元的内容所以读出过程就是再生过程。但是存储器的访问地址是随机的不能保证所有的存储单元在一定时间内都可以通过正常的读写操作进行刷新因此需要专门予以考虑通常在再生过程中只改变行选择线地址每次再生一行依次对存储器的每一行进行读出就可完成对整个RAM的刷新。从上一次对整个存储器刷新结束下一次对整个存储器全部刷新一遍为止这一段时间间隔称作再生周期又叫刷新周期一般为ms。电容放电演示刷新原理演示存储器控制部件易发生代码丢失的请求源优先级最高严重影响CPU工作的请求源给予次高优先级PC机在分布式刷新时刷新计数器顺序产生被刷新存储器所有各行地址并以行为单位进行刷新。刷新定时器用来控制两次刷新之间的时间间隔每隔us刷新定时器发出一次刷新请求其RAM的基本存储单元阵列内部由行组成则全部刷新一遍的时间为ms(个刷新周期)。如RAM芯片的容量位K*位其内部由个*的基本存储单元矩阵。在存储器正常读写时用各为位的行和列译码器复合译码行地址和列地址中的最高位用来确定个矩阵中的哪一个在刷新周期间个矩阵同时被刷新因此用个周期可全部刷新一遍。DRAM通常有两种刷新方式(l)集中刷新集中式刷新指在一个刷新周期内利用一段固定的时间依次对存储器的所有行逐一再生在此期间停止对存储器的读和写例如一个存储器有行,系统工作周期为ns。RAM刷新周期为ms。这样在每个刷新周期内共有个工作周期其中用于再生的为个工作周期用于读和写的为个工作周期。即(msns)=。集中刷新的缺点是在刷新期间不能访问存储器有时会影响计算机系统的正确工作。()分布式刷新采取在mS时间内分散地将行刷新一遍的方法具体做法是将刷新周期除以行数得到两次刷新操作之间的时间间隔t,利用逻辑电路每隔时间t产生一次刷新请求。动态MOS存储器的刷新需要有硬件电路的支持包括刷新计数器、刷新访存裁决刷新控制逻辑等。这些线路可以集中在RAM存储控制器芯片中。微机中就采用这种方式。多体交叉存储器计算机中大容量的主存可由多个存储体组成每个体都具有自己的读写线路、地址寄存器和数据寄存器称为‘存储模块’。这种多模块存储器可以实现重叠与交叉存取如果在M个模块上交叉编址(M=m)则称为模M交叉编址。通常采用的编址方式如图(a)所示。设存储器包括M个模块每个模块的容量为L各存储模块进行低位交叉编址连续的地址分布在相邻的模块中。第i个模块Mi的地址编号应按下式给出:Mji其中,j=,,,Li=,,,,M表列出了模四交叉各模块的编址序列。这种编址方式使用地址码的低位字段经过译码选择不同的存储模块而高位字段指向相应的模块内部的存储字这样连续地址公布在相邻的不同模块内而同一模块内的地址都是不连续的。在理想情况下如果程序段和数据块都连续地在主存中存放和读取。那么这种编址方式将大大地提高主存的有效访问速度、但当追到程序转移或随机访问少量数据访问地址就不一定均匀地分布在多个存储模块之间这样就会产生存储器冲突而降低了使用率所以M个交叉模块的使用率是变化的大约在/而和M之间。例如在大型计算机中时取至则平均有效存取时间至少可以缩短到单存储体的/至/。高档微机M值可取或。表地址的任四交叉用址并行多存储体、多存储字存储器体地址编码序列地址后两位,,,…i,…,,,…i,…,,,…i,…,,,…i,…数据寄存器W位W位W位W位体体体体地址寄存器编址情况多体交叉存取多个独立的地址寄存器。主存分成若干独立存储体。连续程序和数据将交叉存储四个存储体中。在一个存取周期中CPU交叉访问多个体缩短平均访存时间。CPU每隔存取周期从主存读写一个数据。存储器控制部件CPURWRWRWRWMARMARMARMAR微机中的内存管理、DOS方式下的内存管理IO通道存储器扩展内存插槽KBBIOSKB系统ROMKB显示缓冲区(RAM)KB用户工作区设备驱动程序DOS系统程序驻留内存(RAM)FFFFFFHHFFFFFHFHEFFFFHCHBFFFFHAHFFFFHH扩充内存保留内存常规内存、WINDOWS下的内存管理常规内存:K以下的内存扩充内存:M以上的内存通过安装存储器管理程序进行访问扩展内存:M以上的高区内存K页虚拟内存:增强模式下将硬盘空间视为主存的一部分。、Pentium机主存空间介绍CPU的数据宽度为位地址总线宽度位。但高位A~A只用于线性地址变换物理地址并不使用。即主存的物理地址空间仍是=GB=MB下图中最大可访问主存空间为KB(地址线位),实际只安装了MB的DRAM出于系统软件继承性的考虑主存空间分成基本内存、保留内存、扩展内存几部分。奔腾机内存空间分布习题某半导体存储器容量K*位可选RAM芯片容量为K*位。已知地址总线为A~A,数据总线D~D共位由RW控制读写。请采用全译码方式问:需采用什么样的扩展方式?供需多少个存储芯片?设计并画出该存储器的逻辑图并注明存储器地址分配。

  根据最新统计,软件工程师是企业需求旺盛的职位之一,最适合女性的行业有教师、行政管理,当然还有会计类在市场缺口很大,男女比例大约是一半对一半,本专题合集了热门职业简历的模版,都是精品哦!